|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
103-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期二6,7,8(13:20~16:20) |
|
上課地點 |
電二225 |
|
備註 |
總人數上限：80人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1032icd |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Fabrication
2. Layouts
3. Devices
4. Speed
5. Power
6. Wires
7. Gates
8. Scaling, Reliability, Variability
9. Verilog-HDL
10. Sequencing
11. Datapath
12. Memory
13. Methodology
14. Test
15. Clock/power Distribution |
|
課程目標 |
數位積體電路入門與設計工具之介紹。 |
|
課程要求 |
1.成績評量方式
期中考35%
期末考35%
作業 30%
2. 預修課程
電子學 (I)
交換電路與邏輯設計
|
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
|
|
參考書目 |
N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011.
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Midterm |
35% |
|
2. |
Final Exam |
35% |
|
3. |
Homework |
30% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
2/24 |
Introduction/Fabrication |
|
第2週 |
3/03 |
Layouts/Devices |
|
第3週 |
3/10 |
Devices/Hspice |
|
第4週 |
3/17 |
Speed |
|
第5週 |
3/24 |
Speed |
|
第6週 |
3/31 |
Power/Wires |
|
第7週 |
4/07 |
Gates |
|
第8週 |
4/14 |
Scaling/Reliability/Variability (本週無新投影片上傳) |
|
第9週 |
4/21 |
Midterm |
|
第10週 |
4/28 |
Verilog-HDL/Design Vision (本週先上Sequencing 的一部份 下星期再介紹Verilog-HDL) |
|
第11週 |
5/05 |
Sequencing |
|
第12週 |
5/12 |
Sequencing (本週無新投影片上傳) |
|
第13週 |
5/19 |
Datapath |
|
第14週 |
5/26 |
Datapath |
|
第15週 |
6/02 |
Datapath/Memory |
|
第16週 |
6/09 |
Memory |
|
第17週 |
6/16 |
Design Methodology/Testing/Misc. |
|
第18週 |
6/23 |
Final Exam |
|